Двухбитный сумматор [Cadence Virtuoso IC Design]

Здравствуйте! Требуется помощь по созданию двухбитного сумматора в программе Cadence Virtuoso IC Design. Скриншоты программы которая испольозовалась и прежние работы прикреплены к этому сообщению. Задача создать аналогичную работу для двухбитного сумматора.
[Только зарегистрированные пользователи могут видеть ссылки. Зарегистрироваться...]
[Только зарегистрированные пользователи могут видеть ссылки. Зарегистрироваться...]
Необходимо:
1) Схемы (Спектр)
2) Топологический чертеж (Layout)
3) Верификация DRC (Design Rule checking) и LVS (Layout Versus Schematic) с многочисленными скриншотами
4) Этап моделирование, симулятор
+дополнительные задачи которые будут обсуждены при контакте со мной.